{"id":1794,"date":"2020-04-11T19:28:06","date_gmt":"2020-04-11T17:28:06","guid":{"rendered":"https:\/\/webs.uab.cat\/hpca4se\/projecte\/drac-designing-risc-v-based-accelerators-for-next-generation-computers\/"},"modified":"2025-10-24T16:51:35","modified_gmt":"2025-10-24T14:51:35","slug":"drac-designing-risc-v-based-accelerators-for-next-generation-computers","status":"publish","type":"projecte","link":"https:\/\/webs.uab.cat\/hpca4se\/es\/projecte\/drac-designing-risc-v-based-accelerators-for-next-generation-computers\/","title":{"rendered":"DRAC Designing RISC V based Accelerators for next generation computers"},"content":{"rendered":"<p><img loading=\"lazy\" decoding=\"async\" class=\" size-full wp-image-1785\" alt=\"drac_logo.jpg\" height=\"178\" src=\"https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/drac_logo.jpg\" width=\"235\" srcset=\"https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/drac_logo.jpg 356w, https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/drac_logo-300x227.jpg 300w\" sizes=\"auto, (max-width: 235px) 100vw, 235px\" \/><\/p>\n<p>&nbsp;<\/p>\n<p>La asociaci\u00f3n en tecnolog\u00edas emergentes <a href=\"http:\/\/drac.bsc.es\">DRAC<\/a>, dise\u00f1ar\u00e1, verificar\u00e1, implementar\u00e1 y fabricar\u00e1 un procesador de prop\u00f3sito general de alto rendimiento que incorporar\u00e1 diferentes aceleradores basados \u200b\u200ben la tecnolog\u00eda RISC-V, con aplicaciones espec\u00edficas en el campo de la seguridad, la gen\u00f3mica y la navegaci\u00f3n aut\u00f3noma. RISC-V es un conjunto de instrucciones de arquitectura abierta definida por la Fundaci\u00f3n RISC-V. Esta fundaci\u00f3n ha atra\u00eddo a m\u00e1s de 100 instituciones internacionales, incluidas universidades, centros de investigaci\u00f3n y empresas de todo el mundo. RISC-V es modular y extensible a la que se le pueden incorporar m\u00faltiples aceleradores al dise\u00f1o.<\/p>\n<p>DRAC desarrollar\u00e1 un procesador RISC-V de prop\u00f3sito general fuera de serie que superar\u00e1 a los actuales y futuros en t\u00e9rminos de procesadores de dise\u00f1o. Adem\u00e1s, DRAC dise\u00f1ar\u00e1 el soporte de hardware requerido para acelerar tres dominios de aplicaciones emergentes: seguridad, medicina de precisi\u00f3n y navegaci\u00f3n aut\u00f3noma. Dise\u00f1ar un procesador seguro es un desaf\u00edo, especialmente si consideramos la llegada futura de ordenadores cu\u00e1nticos que har\u00e1n vulnerables los esquemas criptogr\u00e1ficos implementados en los procesadores actuales. Las cargas de trabajo de la medicina de precisi\u00f3n prevalecer\u00e1n en el futuro. El an\u00e1lisis de medicina de precisi\u00f3n a nivel de poblaci\u00f3n requiere una gran potencia de c\u00e1lculo. Ser capaz de realizar estos c\u00e1lculos de manera m\u00e1s r\u00e1pida y eficiente permitir\u00e1 que la medicina de precisi\u00f3n se convierta en una realidad en un futuro cercano. Finalmente, con la llegada de los coches aut\u00f3nomos, los coches estar\u00e1n equipados con procesadores m\u00e1s potentes. Reducir la potencia y el coste de estos procesadores es fundamental para que los autos aut\u00f3nomos lleguen al mercado en un futuro cercano.<\/p>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n<p>El proyecto DRAC, numero 001-P-001723, ha sido co-financiado con \u20ac2,000,000.00 por el Fondo de Desarrollo Regional de la Uni\u00f3n Europea dentro del marco ERDF para el programa operacional de Catalunya 2014-2020, con el apoyo de la Generalitat de Catalunya<\/p>\n<p><img loading=\"lazy\" decoding=\"async\" class=\" size-full wp-image-1788\" alt=\"logo_dru.png\" height=\"96\" src=\"https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/logo_dru.png\" width=\"451\" srcset=\"https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/logo_dru.png 498w, https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/logo_dru-300x64.png 300w\" sizes=\"auto, (max-width: 451px) 100vw, 451px\" \/><\/p>\n<p><img loading=\"lazy\" decoding=\"async\" class=\" size-full wp-image-1791\" alt=\"ue-logo.png\" height=\"73\" src=\"https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/ue-logo.png\" width=\"517\" srcset=\"https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/ue-logo.png 800w, https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/ue-logo-300x42.png 300w, https:\/\/webs.uab.cat\/hpca4se\/wp-content\/uploads\/sites\/299\/2020\/04\/ue-logo-768x108.png 768w\" sizes=\"auto, (max-width: 517px) 100vw, 517px\" \/><\/p>\n<p>&nbsp;<\/p>\n","protected":false},"excerpt":{"rendered":"<p>&nbsp; La asociaci\u00f3n en tecnolog\u00edas emergentes DRAC, dise\u00f1ar\u00e1, verificar\u00e1, implementar\u00e1 y fabricar\u00e1 un procesador de prop\u00f3sito general de alto rendimiento que incorporar\u00e1 diferentes aceleradores basados \u200b\u200ben la tecnolog\u00eda RISC-V, con aplicaciones espec\u00edficas en el campo de la seguridad, la gen\u00f3mica y la navegaci\u00f3n aut\u00f3noma. RISC-V es un conjunto de instrucciones de arquitectura abierta definida por [&hellip;]<\/p>\n","protected":false},"author":20,"featured_media":1795,"template":"","class_list":["post-1794","projecte","type-projecte","status-publish","has-post-thumbnail","hentry"],"_links":{"self":[{"href":"https:\/\/webs.uab.cat\/hpca4se\/es\/wp-json\/wp\/v2\/projecte\/1794","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/webs.uab.cat\/hpca4se\/es\/wp-json\/wp\/v2\/projecte"}],"about":[{"href":"https:\/\/webs.uab.cat\/hpca4se\/es\/wp-json\/wp\/v2\/types\/projecte"}],"author":[{"embeddable":true,"href":"https:\/\/webs.uab.cat\/hpca4se\/es\/wp-json\/wp\/v2\/users\/20"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/webs.uab.cat\/hpca4se\/es\/wp-json\/wp\/v2\/media\/1795"}],"wp:attachment":[{"href":"https:\/\/webs.uab.cat\/hpca4se\/es\/wp-json\/wp\/v2\/media?parent=1794"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}